及閘- 維基百科，自由的百科全書 - Wikipedia

及閘 維基百科，自由的百科全書 跳至導覽 跳至搜尋 基本邏輯門 緩衝 非 與 與非 或 或非 異或 同或 蘊含 蘊含非 輸入 輸出 A B AANDB 0 0 0 0 1 0 1 0 0 1 1 1 與門（英語：ANDgate）是數字邏輯中實現邏輯與的邏輯門，功能見右側真值表。

僅當輸入均為高電壓（1）時，輸出才為高電壓（1）時；若輸入中至多有一個高電壓時，則輸出為低電壓。

換句話說，與門的功能是得到兩個二進制數的最小值，而